可重构高速数据加密系统设计和实现

来源：电子测量技术杂志2021年第19期北京时间：

作者：王 凯，刘 凯，李 拓，符云越，刘 唐，王 骞

单位：1. 山东海量信息技术研究院，山东 济南250098;2. 浪潮电子信息产业股份有限公司 高效能服务器和存储技术国家重点实验室，山东 济南 250101;3. 山东浪潮人工智能研究院有限公司，山东 济南250101

摘要：为解决SM4传统加解密方式存在的速度慢、效率低、占用CPU计算资源的问题，提出了一种可重构高速数据加密系统。该系统基于Xilinx Virtex UltraScale VU9p FPGA，利用PCIe热插拔特性，可快速应用于办公主机或服务器，通过PCIe高速接口实现数据的快速传输，在FPGA内实现并行可调度SM4算法逻辑，设计有专用DMA模块，实现旁路主机CPU传输明文密文，减少主机端资源占用；采用FPGA实现的加解密系统具备可重构性，大大降低了算法迭代的硬件成本。系统分析测试和实验结果表明，该系统实现了数据的高速可靠传输与加密，总线速率达到8GT/s，能有效满足大容量数据快速加解密的需求；采用并行可调度流水线加解密，较CPU实现方式，加解密速率提升约25.78倍。

关键词：PCIe高速总线;SM4加解密 ;直接存储器访问;高速数据传输;现场可编程门阵列（FPGA）

基金资助：山东省重大科技创新工程（2019JZZY010103）项目资助