基于次级缓存的SDRAM调度策略的研究

来源：电子测量技术杂志2023年第14期北京时间：

作者：杜忠文，李庚霖，蒋菡，褚江恒，伍俊

单位：1.重庆邮电大学光电工程学院 重庆 400065; 2.中国科学院重庆绿色智能技术研究院跨尺度制造技术重庆市 重点实验室 重庆 400722; 3.中国科学院大学重庆学院 重庆 400714

摘要：针对卷积神经网络算法FPGA硬件加速器存在的内存带宽瓶颈，提出了一种基于次级缓存的行重组调度策略。通过分析SDRAM存储器的性能、FPGA硬件加速原理和内存带宽瓶颈，建立了次级缓存机制。该机制可服务于加速过程中堆叠的访问请求，通过合并相同Bank/Row的访问请求，减少Active和Precharge操作的额外开销。实验测试结果表明，在SC-RR调度策略下，存储器的访存时间减少32.87%，功耗降低31.71%，有效带宽利用率提高到91.3%。在性能相近的情况下，硬件资源消耗减少83.8%，满足了设计要求。

关键词：卷积神经网络;FPGA;硬件加速;SDRAM;SC-RR

基金资助：重庆英才创新领军人才项目(CQYC201903020)、重庆市杰出青年基金(cstc2019jcyjjqX0017)项目资助