宽带Farrow架构分数时延滤波器优化设计及实现

来源：电子测量技术杂志2025年第3期北京时间：

作者：叶霞美，李鹏，冯姣，张治中，郭晓旭

单位：南京信息工程大学电子与信息工程学院 南京 210044

摘要：可变分数时延滤波器因其能够实现任意分数时延变换而广泛应用于时延补偿技术领域。然而,由于其滤波系数求解复杂度高,适应性差,在工程中应用严重受限。针对这一挑战,本文提出了一种低计算复杂度条件下,通过调节滤波器参数灵活改变分数时延滤波器性能的方法,并完成了FPGA仿真验证。该方法通过调整窗函数的宽度因子来精确控制窗形状,进而优化不同阶数下滤波器的时频特性,提供了比传统方法更精确的频率选择能力。此外,本文采用正交三角分解最小二乘矩阵方法求解滤波器系数,所设计的滤波器在保证群延时精度的条件下,仅需要一次矩阵求逆,有效避免了偏导数和二重积分等复杂数学运算。仿真结果表明,本文提出的方法在保持同等延迟精度条件下,与现有方法相比,计算复杂度降低了一个数量级,最大幅度误差达到-104 dB,最大群延时误差达到2.34×10-4。FPGA验证结果表明,该设计方法硬件计算资源消耗低,极大提高了Farrow滤波器的设计效率。

关键词：可变分数时延;高斯窗函数;Farrow架构;FPGA

基金资助：国家重点研发计划(2022YFB2902100)、江苏省重点研发计划(BE2023088)项目资助