面向CPU-GPU平台的HEVC编码器优化

来源：软件学报杂志2015年第S2期北京时间：

作者：罗法蕾,王苫社,马俊铖,马思伟,高文

单位：罗法蕾，中国科学院计算技术研究所, 北京 100190;中国科学院大学, 北京 10004911,王苫社，北京大学数字媒体所 & 协同创新中心, 北京 10087102,马俊铖，北京大学数字媒体所 & 协同创新中心, 北京 10087103,马思伟，北京大学数字媒体所 & 协同创新中心, 北京 100871;北京大学深圳研究生院, 广东深圳 51805504,高文，中国科学院计算技术研究所, 北京 100190;北京大学数字媒体所 & 协同创新中心, 北京 100871;北京大学深圳研究生院, 广东深圳 51805505

摘要：针对CPU-GPU平台提供了一种能显著降低高效视频编码(high efficiency video coding,简称HEVC)复杂度的优化方案.根据编码器的复杂度分布及不同模块的特点,针对帧内预测、帧间预测以及环路滤波分别进行了优化.在帧内预测中,基于相邻编码单元(coding unit,简称CU)之间的相关性,提出了一种CU的深度决策方法以及一种减少率失真优化(RDO)的模式数量的方法,降低了帧内编码的复杂度.在帧间预测中,提出将耗时最大的运动估计模块完善在图形处理单元(GPU)上,通过中央处理单元(CPU)和GPU的流水线工作获得了明显的加速,并基于预测残差的能量提出了一种编码单元提前终止划分的方法,有效降低了帧间编码复杂度.在环路滤波中,提出了一种GPU端的自适应样本点补偿(sample adaptive offset,简称SAO)参数决策方法及去块滤波方法,有效分担了CPU端的复杂度.上述优化实现在HM16.2上,实验结果表明,提出的优化方案可以获得高达68%的编码复杂度节省,而平均性能损失仅为0.5%.

关键词：高效视频编码;图形处理单元;帧内编码;帧间编码;环路滤波

基金资助：国家高技术研究发展计划(863)(2015AA015903);国家自然科学基金(61322106, 61272255);深圳市孔雀计划;北京市优秀博士学位论文导师奖资助项目(20128000103)