基于Innovus工具的28 nm DDR PHY物理设计方法

来源：雷达科学与技术杂志2020年第4期北京时间：

作者：王秋实，张杰，孟少鹏

单位：中国电子科技集团公司第三十八研究所， 安徽合肥230088

摘要：随着CPU、DSP等器件的处理速度迅速提高，对内存的速度和各方面的需求迅速增加。早期的SDRAM工作频率发展到133MHz已到极限，成为系统性能的瓶颈。DDR（双倍数据率）技术随之应运而生，目前DDR4的性能已经可以达到3200Mbps级别。DDR PHY作为存储控制器和DRAM颗粒物理接口之间的通用接口，是制约DDR读写速度提升的关键。本文以TSMC 28nm工艺的DDR PHY设计为例，结合Innovus工具，在描述流程之外，重点研究解决了后端物理设计中时序路径的时间预算、延时优化、路径对齐等问题。最后该DDR PHY在一款工业级DSP中成功集成，并且板级测试结果表明其物理设计结果达到指标要求。

关键词：DDR PHY,物理设计,Innovus,时间预算,延时优化,路径对齐,