改进型Logistic 沌序列发生器的设计与实现

来源：机械与电子杂志2019年第04期北京时间：

作者：贾亚娟;王亚亚

单位：西安交通工程学院，陕西 西安 ７１０３００

摘要：：针对透地扩频通信中的 Ｌｏｇｉｓｔｉｃ混沌序列发生器占用资源高、设计复杂的问题，设计了一种基于改进型Ｌｏｇｉｓｔｉｃ的混沌序列发生器，采用 ＶｅｒｉｌｏｇＨＤＬ语言直接进行硬件逻辑设计以节省系统资源占用，采用全并行的计算方式使混沌序列输出频率能达到系统时钟级别，以模块化编程思想完成了发生器以及测试模块的搭建。测试结果表明，该设计占用资源少，仅占用３５６个逻辑单元；混沌序列的输出速率可达到２００ＭＨｚ；在 ＤＥ０ ＮａｎｏＦＰＧＡ 开发平台上板级验证，且输出序列的相关性能及测试统计结果均能满足混沌序列的要求。

关键词：扩频通信;Ｌｏｇｉｓｔｉｃ;混沌序列;ＶｅｒｉｌｏｇＨＤＬ;ＦＰＧＡ