基于可变编码块流水的可重构 HEVC 帧内环路设计

来源：计算机应用与软件杂志2025年第4期北京时间：

作者：夏馨缘, 山蕊, 崔馨月, 杨坤, 廖望

摘要：高效视频编码标准（HEVC）硬件实现过程中，其高计算复杂度和高数据依赖性不仅阻碍了视频实时编码的性能，也带来了更高的资源消耗。通过分析帧内环路各个算法之间处理像素块时产生的数据/时序依赖关系，基于可变编码块流水的 HEVC 帧内环路可重构阵列结构，各模块间采用邻接互连接口完成握手通信，实现整个帧内环路编码块之间流水处理，提高帧内环路的计算效率。实验结果表明，所提方法在满足计算速度与硬件资源要求的同时，与基于串行的帧内环路编码处理电路相比，执行时间减少了 87%，时钟频率达 125 MHz。

关键词：可变编码块流水, 可重构阵列处理器, 高效视频编码, 帧内环路, 邻接互连