基于System Generator的卷积加速结构设计与实现

来源：计算机应用与软件杂志2024年第4期北京时间：

作者：成鸿群, 刘宜成, 涂海燕, 徐金鹏, 王广泰

摘要：为解决卷积神经网络中卷积运算耗时长、运算复杂的问题, 针对卷积运算的并行性特征, 提出一种基于分块的流水线加速方法, 并基于该方法在System Generator上进行了电路设计。通过在FPGA(Field-programmable Gate Array)上进行实验验证, 该设计模型能正确输出卷积运算结果; 在结构和输入数据相同的情况下, 该设计模型在计算速度上相比于普通CPU最高可加速258倍, 相比于服务器级CPU提高了近40倍, 具有良好的加速效果。

关键词：卷积神经网络, 卷积运算, System Generator, 现场可编程门阵列