HDR视频算法优化及硬件实现

来源：计算机研究与发展杂志2017年第5期北京时间：

作者：吴安,金西,杜学亮,张克宁,姚春赫,马淑芬,

摘要：高动态范围(highdynamicrange，HDR)视频算法计算复杂度高，硬件实现需要大量逻辑和存储资源，且现有的算法难以满足高分辨率下的实时性要求.针对上述问题，提出一种优化的HDR视频流水线算法，同时利用FPGA的并行可重构特性，完成该算法的硬件实现.算法首先将相机响应函数内置于FPGA的查找表(look-uptable,LUT)中，对3帧低动态范围(lowdynamicrange，LDR)图像进行合并，转换后的数据通过多路并行流水缓存在FPGA的BRAM中;然后使用快速的全局色调映射算法将结果实时显示输出.最终算法在XilinxKintex-7开发板上实验通过，在120MHz系统时钟频率下，对于1920×1080分辨率的视频流，处理速度达到65f/s，满足了实时性要求.

关键词：现场可编程门阵列, 高动态范围视频, 色调映射, 相机响应函数查找表, 辉度图,