一种缓解多线程访存干扰的VRB内存机制

来源：计算机研究与发展杂志2015年第11期北京时间：

作者：高珂,范东睿,刘志勇,

摘要：目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是，增加共享内存的处理器核数和线程数会使得存储器中的行缓存(row-buffer,RB)命中率下降，造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victimrow-buffer(VRB)内存机制系统来解决此问题.VRB机制提供附加的行缓存(VRB)，暂时缓存由于行缓存(RB)冲突而从行缓存(RB)逐出的数据，以备后续可能的访问.这种机制缓解了多线程冲突，增加了DRAM中行缓存数据的重用率，避免了不必要的内存数据阵列的访问、行激活和预充电、数据传输等电路动作，可以通过少量的硬件代价提高内存系统的性能，并节约系统的功耗消耗.通过时序精确的全系统模拟器实验，对比8核的IntelXeon处理器，所提出的VRB机制可以达到最高17.6％(平均8.7％)的系统级吞吐率改善、最高142.9%(平均51.4%)的行缓存命中率改善以及最高17.6%(平均9.2%)的系统功耗改善.

关键词：DRAM结构设计, 行缓存, 功耗消耗, 多线程, VRB机制,