基于 SystemC 参考模型的 UVM 验证平台设计

来源：计算机技术与发展杂志2021年第07期北京时间：

作者：汪永峰;卜刚

摘要：随着集成电路设计复杂度的不断提高,作为芯片开发周期中重要一环的芯片验证已经出现了逐渐乏力的趋势, 传统的验证主要使用直接测试的方法,验证工程师们需要编写大量定向测试用例来满足验证的需求, 这个过程既费时又费力, 因此需要寻找新的验证方法来加快验证速度, 提高验证效率。 基于 SystemC 语言具有的强大的高层次建模能力以及UVM 验证方法学具有的激励随机化、复用性高、以覆盖率为导向等诸多优势,结合 SystemC 语言和 UVM 验证方法学来搭建验证平台。 使用基于 SystemVerilog 语言的 UVM 验证方法学搭建验证环境,并将 SystemC 语言编写的模型作为参考模型接进 UVM 验证平台,对超高频射频识别数字基带处理单元中读写器发送链路进行验证,统计覆盖率。 结果表明,代码覆盖率和功能覆盖率均达到 100% ,满足了芯片验证要求,相比于传统验证方法有效地缩短了验证时间,提高了验证效率。

关键词：芯片验证;UVM;SystemC;UVM Connect;覆盖率