嵌入式RISC-V乱序执行处理器的研究与设计
来源：计算机工程杂志2021年第2期北京时间：
作者：李雨倩, 焦继业, 刘有耀, 郝振和
单位：1. 西安邮电大学 电子工程学院, 西安 710121;2. 西安邮电大学 计算机学院, 西安 710121
摘要：为满足嵌入式设备小面积高性能的需求，设计一种基于开源RISC-V指令集的32位可综合乱序处理器。处理器包括分支预测、相关性处理等关键技术，支持RISC-V基本整数运算、乘除法以及压缩指令集。采用具有顺序单发射、乱序执行、乱序写回等特性的三级流水线结构，运用哈佛体系结构及AHB总线协议，可满足并行访问指令与数据的需求。在Artix-7（XC7A35T-L1CSG324I）FPGA开发板上以50 MHz时钟频率完成功能验证，测试功耗为7.9 mW。实验结果表明，在SMIC 110 nm的ASIC技术节点上进行综合分析，并在同等条件下与ARM Cortex-M3等处理器进行对比，该系统面积减少64%，功耗降低0.57 mW，可用于小面积低功耗的嵌入式领域。
关键词：RISC-V指令集,嵌入式应用,乱序处理器,微体系结构,三级流水线
基金资助：国家自然科学基金（61874087）。
