基于RISC-V处理器的卷积加速SoC系统设计
来源：计算机工程杂志2021年第4期北京时间：
作者：张坤宁, 赵烁, 何虎, 邓宁, 杨旭
单位：1. 清华大学 微电子学研究所, 北京 100084;2. 北京理工大学 软件学院, 北京 100081
摘要：为提高卷积神经网络（CNN）的计算效率和能效，以8 bit定点数据作为输入，设计一个支持激活、批标准化以及池化等CNN网络中常见计算类型的卷积加速器，优化循环计算顺序并将其与数据复用技术相结合，以提高卷积计算的效率。基于软硬件协同设计思想，构建包含RISC-V处理器和卷积加速器的SoC系统，RISC-V处理器基于开源的指令集标准，可以根据具体的设计需求扩展指令功能。将该SoC系统部署在Xilinx ZCU102开发板上，RISC-V处理器和卷积加速器分别工作在100 MHz和300 MHz频率下，测试结果表明，该加速器的算力达到153.6 GOP/s，运行VGG16网络进行图片推理计算时加速效果较好。
关键词：卷积加速,循环计算优化,数据复用,RISC-V处理器,SoC系统,软硬件协同设计
基金资助：国家自然科学基金（91846303）。
