支持FPGA动态重构的RISC-Ⅴ扩展指令集设计与实现

来源：计算机工程杂志2025年第5期北京时间：

作者：周炫锦, 蔡刚, 黄志洪

单位：1. 中国科学院空天信息创新研究院, 北京 1000942. 中国科学院大学电子电气与通信工程学院, 北京 100049

摘要：目前实现动态重构的常用方法是通过片上接口进行配置, 一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核, 并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源, 并且限制了片上接口的运行频率。针对这些问题, 提出将FPGA抽象为大规模存储器的设计理念, 构建DPRC动态重构控制指令集及配套应用程序编程接口(API), 以优化逻辑资源占用量, 消除缓冲延迟。指令集的实现以原有RV32IMC为基础, 采用微指令序列控制片上接口部分, 通过与数据通路紧密耦合来减少逻辑资源使用量, 使用参数化多周期方案优化时序并确保通用性。实验结果表明, 与传统方法相比, 该系统中动态重构功能相关逻辑资源占用量减少84%, 频率提高312%。相较于原有处理器, 添加扩展指令集后处理器自身资源占用量仅增加5%, 最差情况下扩展部分对时钟周期的影响小于0.2 ns, 表明该动态重构控制方案具有低成本、高主频的特性。

关键词：RISC-Ⅴ指令集,扩展指令集,动态重构,FPGA技术,大规模存储器

基金资助：国家自然科学基金(61704173)