基于ATE的FPGA亚稳态的激发与验证

来源：计算机测量与控制杂志2014年第11期北京时间：

作者：孙黎,张涛,王相阳

摘要：在FPGA电路设计中,信号间常发生跨时钟域的传输,亚稳态问题成为影响系统可靠性的关键因素；目前的测试方法不能满足对亚稳态的测试,如何有效地激发亚稳态及验证亚稳态保护措施的有效性,成为FPGA测试的关键问题；文章详细分析了FPGA中亚稳态产生的根源,基于ATE测试系统,提出了一种有效的多时钟域的测试方法,通过设计输入信号间的时序偏差,激发亚稳态,并验证电路相应的保护措施是否有效；在此基础上,设计了基于ATE的测试系统,调整时钟间隔,成功的激发出亚稳态,并验证了经过两级同步后的电路有效地避免了亚稳态的传播。

关键词：自动测试设备;现场可编程门阵列;亚稳态;软件测试;多时钟域

基金资助：国家重大专项(Y2140102RN)。