FPGA块存储器的多位翻转容错设计

来源：计算机测量与控制杂志2021年第5期北京时间：

作者：钟敏,苏海冰,潘广涛

摘要：在高可靠性航空航天、航空电子设备和军用应用中，辐射引发的多比特翻转(MBU)成为FPGA存储器的一个主要的可靠性问题。传统的单比特错误纠正(SEC) 和双比特错误检测(DED) 无法对FPGA存储器发生的MBU故障提供防护，引发存储器的存储故障。为了减少MBU造成的影响，利用RM(2,5)编码对FPGA块存储器进行防护,实现了单个码字小于4位的翻转错误的纠正。对RM编码系统进行了三模冗余设计，解决了RM码不具备抗辐射的缺陷。设计的RM(2,5)编译码模块在 Xilinx Virtex-5 FPGA中实现，编码模块频率以225.284MHz运行，占用LUT资源1.33%。通过理论分析和硬件实验表明，该错误检测与纠正(EDAC)系统能够纠正4位以下的翻转，提高FPGA存储器的可靠性。

关键词：多比特翻转;三模冗余;块存储器;错误纠正码