基于CPU+FPGA的实时临空信道模拟器设计

来源：计算机测量与控制杂志2023年第11期北京时间：

作者：路 辉,刘雪妍

单位：北京航空航天大学 电子信息工程学院

摘要：信道建模是研究临近空间通信技术、评估系统传输特性的基础和重要方法。临近空间飞行器从低速向高速发展,信道变化频次随飞行器速度增大而愈加频繁。为实现对临空通信过程中信道衰落的实时仿真,研制基于中央处理器(Central Processing Unit,CPU)和现场可编辑门阵列(Field-Programmable Gate Array,FPGA)架构、参数1 ms更新一次的临空信道模拟器。该模拟器内置气象性损耗模型和无线信道衰落模型,CPU端通过设计状态机控制模块、优化参数计算逻辑、优化操作系统来压缩信道参数的计算时间。FPGA部分设计关键信息同步方案、基于状态机的双保障更新机制保证参数的可靠稳定传输、并行加速处理实现信息交互和增强信号处理速度。实测结果表明,上述方案有效提升了临空信道模拟器的参数计算速度和信号处理速度,可实现信道参数随收发机运动1 ms更新一次。

关键词：临近空间;高动态飞行器;信道模拟器;更新速率;性能测试

基金资助：国家自然科学基金(61827901)