动态自适应低密度奇偶校验码译码器的FPGA实现

来源：电子与信息学报杂志2015年第8期北京时间：

作者：兰亚柱, 杨海钢, 林郁

单位：2.(中国科学院电子学研究所可编程芯片与系统研究室 北京 100190) ②(中国科学院大学 北京 100086)

摘要：在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验(LDPC)码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB-S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应LDPC码译码器的设计。基于Stratix IV系列FPGA的验证结果表明，动态自适应LDPC译码器可以满足不同码率码长及不同性能需求下的译码。同时，单译码通道可以保证译码数据信息吞吐率达到40.9~71.7 Mbps。

关键词：LDPC码译码器, 动态自适应, DVB-S2标准, FPGA

基金资助：国家自然科学基金(61404140, 61271149, 61106033)