一种适用于Chiplet测试的通用测试访问端口控制器电路设计

来源：电子与信息学报杂志2023年第5期北京时间：

作者：蔡志匡, 周国鹏, 宋健, 王子轩, 郭宇锋

单位：1.南京邮电大学集成电路科学与工程学院 南京 2100032.射频集成与微组装技术国家地方联合工程实验室 南京 210003

摘要：在后摩尔时代里，Chiplet是当前最火热的异构芯片集成技术，具有复杂的多芯粒堆叠结构等特点。为了解决Chiplet在不同堆叠结构中的芯粒绑定后测试问题，基于IEEE 1838标准协议，该文提出一种适用于Chiplet测试的通用测试访问端口控制器(UTAPC)电路。该电路在传统测试访问端口(TAP)控制器的基础上设计了Chiplet专用有限状态机(CDFSM)，增加了Chiplet测试路径配置寄存器和Chiplet测试接口电路。在CDFSM产生的配置寄存器控制信号作用下，通过Chiplet测试路径配置寄存器输出的配置信号来控制Chiplet测试接口电路以设置Chiplet的有效测试路径，实现跨层访问芯粒。仿真结果表明，所提UTAPC电路适用于任意堆叠结构的Chiplet的可测试性设计，可以有效地选择芯粒的测试，还节省了测试端口和测试时间资源并提升了测试效率。

关键词：3维集成电路, Chiplet, 中介层, 可测试性设计, IEEE 1838标准协议

基金资助：国家自然科学基金(61974073)