基于相关性分离的逻辑电路敏感门定位算法

来源：电子与信息学报杂志2024年第1期北京时间：

作者：蔡烁, 何辉煌, 余飞, 尹来容, 刘洋

单位：1.长沙理工大学计算机与通信工程学院 长沙 4101142.长沙理工大学汽车与机械工程学院 长沙 4101143.中通服咨询设计研究院有限公司 南京 210019

摘要：随着CMOS器件特征尺寸进入纳米量级，因高能粒子辐射等造成的电路失效问题日益严重，给电路可靠性带来严峻挑战。现阶段，准确评估集成电路可靠性，并以此为依据对电路进行容错加固，以提高电路系统可靠性变得刻不容缓。然而，由于逻辑电路中存在大量扇出重汇聚结构，由此引发的信号相关性导致可靠性评估与敏感单元定位面临困难。该文提出一种基于相关性分离的逻辑电路敏感门定位算法。先将电路划分为多个独立电路结构(ICS)；以ICS为基本单元分析故障传播及信号相关性影响；再利用相关性分离后的电路模块和反向搜索算法精准定位逻辑电路敏感门单元；最后综合考虑面向输入向量空间的敏感门定位及针对性容错加固。实验结果表明，所提算法能准确、高效地定位逻辑电路敏感单元，适用于大规模及超大规模电路的可靠性评估与高效容错设计。

关键词：逻辑电路, 失效率, 相关性分离, 敏感门定位, 容错设计

基金资助：国家自然科学基金(62172058)，湖南省自然科学基金(2022JJ10052, 2022JJ30624)