处理器硬件漏洞研究综述

来源：电子与信息学报杂志2025年第9期北京时间：

作者：蓝泽如, 邱朋飞, 王春露, 赵娅喧, 金宇, 张志昊, 汪东升

单位：1.北京邮电大学网络空间安全学院 北京 1008762.北京邮电大学可信分布式计算与服务教育部重点实验室 北京 1008763.清华大学计算机科学与技术系 北京 1000844.中关村实验室 北京 100194

摘要：处理器安全是计算机安全的基石，然而，最近几年处理器硬件漏洞层出不穷，给计算机安全带来了严重的挑战，已成为一种新兴的安全威胁。该文对处理器硬件漏洞相关的研究进行综述与分析，首先介绍导致处理器硬件漏洞的性能优化技术，然后基于现有工作从漏洞发现、攻击实现和漏洞利用3个角度对硬件漏洞总结建立3步攻击模型和全新的攻击场景模型，并总结提出4种常用的漏洞发现方法。随后，依据硬件漏洞的攻击路径与微架构依赖特征，将现有硬件漏洞进行系统性地分类，并对每一类别进一步细分与详述。此外，在现有Cache侧信道攻击9项评估指标的基础上，该文总结形成针对侧信道类漏洞的8项评估指标，从攻击效果、隐蔽性和适用性等多个维度综合评估其潜在威胁，为漏洞的量化分析与对比研究提供指引。更重要的是，该文在多款来自不同厂商、涵盖多种微架构和代际的处理器平台上，对代表性的漏洞进行了实验验证，系统分析了各类漏洞在不同平台下的攻击效果与行为特征。然后，该文基于漏洞攻击流程中的3个关键步骤，整理了当前已提出的缓解方案的缓解思路，为后续防护机制的设计与优化提供了实证支撑与理论指导。最后，对当前硬件漏洞研究的进展与趋势进行了分析与前瞻性讨论。

关键词：硬件漏洞, 计算机体系结构安全, 侧信道, 瞬态执行, 故障注入

基金资助：北京市自然科学基金(4242026)，国家自然科学基金(62372258)，中央高校基本科研业务费专项资金(2023RC71)