面向芯粒互连的单端64 Gb/s全双工收发机设计

来源：电子与信息学报杂志2025年第9期北京时间：

作者：王知非, 黄之闻, 叶天辰, 叶秉奕, 李芳竹, 王玮, 于敦山, 盖伟新

单位：1.北京大学集成电路学院 北京 1008712.华东师范大学通信与电子工程学院 上海 2002413.北京集成电路高精尖创新中心 北京 100871

摘要：芯粒集成将多颗不同功能、工艺的芯粒封装在一起，为高性能芯片发展开辟了新的思路。芯粒间互连接口电路作为数据传输的纽带，其带宽密度、误码率和功耗对芯片算力和数据吞吐量等关键性能至关重要。针对带宽密度提升带来的信号反射和串扰等问题，该文提出了一种具备回波、近端串扰和远端串扰消除功能的全双工收发机电路，并基于28 nm工艺进行了流片验证。其利用全双工技术提升了单通道数据速率，利用动态阈值判决技术实现了双向收发信号分离、回波与近端串扰消除，利用信道间容性与感性耦合的平衡实现了远端串扰消除。此外，延时匹配的源同步时钟结构降低了时钟相对数据抖动、提升了噪声容限，驻波与重置信号传输电路实现了发送信号的同步，提高了近端串扰消除精度。测试结果表明，在3 mm长的无屏蔽互连信道上，此收发机可以64 Gb/s的单通道速率、10.5 Tb/(s·mm)的带宽密度，实现低于10–16的误码率，能效为1.21 pJ/b。

关键词：芯粒互连, 收发机, 全双工, 串扰消除

基金资助：北京市科技计划(Z221100007722019)