基于ResCSP-34的集成电路供电网络静态电压降预测研究

来源：电子测量技术杂志2024年第8期北京时间：

作者：李岳，夏益民

单位：广东工业大学集成电路学院 广州 510006

摘要：随着超大规模集成电路的不断发展，片上供电网络的设计日益重要，需要通过计算供电网络的静态电压降来反映设计的性能。然而传统的计算方法需要耗费大量的时间，导致芯片设计周期延长。为了缩短芯片设计的周期和提高芯片设计的效率，本文提出了一个基于卷积神经网络—ResCSP-34的快速静态电压降预测模型。模型采用编码器解码器结构，首先对残差网络ResNet34进行修改作为编码器的主体结构，然后在解码器中引入特征融合模块，并且在编码器和解码器的连接处引入注意力机制模块，最后提出了一个同时结合了均方误差、皮尔逊相关系数和平均绝对误差的损失函数对模型进行训练。实验结果表明，在CircuitNet数据集上，模型预测结果的平均绝对误差为0.7 mV，小于1 mV，皮尔逊相关系数的平均值大于0.93，接近于1，对一个片上供电网络设计进行静态电压降预测的平均总时间为7.36 s，其中卷积神经网络的平均推理时间为0.015 s。实验结果表明，ResCSP-34模型能够快速且精准地预测静态电压降。

关键词：集成电路;静态电压降;卷积神经网络;编码器解码器;注意力机制

基金资助：广东省重点领域研发计划（2022B0701180001）项目资助