卷积神经网络的FPGA并行加速设计与实现

来源：电讯技术杂志2021年第11期北京时间：

作者：满涛,郭子豪,曲志坚

单位：(山东理工大学 计算机科学与技术学院，山东 淄博 255049)

摘要：为提高目前硬件设备上运行卷积神经网络的速度和能效，针对主流的卷积神经网络提出了一种基于现场可编程门阵列（Field Programmable Gate Array，FPGA）的流水线并行加速方案,设计优化了数据存储模块、卷积计算模块、池化模块以及全连接模块，结合高层次综合技术构建了基于FPGA的卷积神经网络基本单元。为了降低加速系统的硬件开销，在保证卷积神经网络精度损失很小的前提下，采用数据量化的方式将网络参数从32位浮点数转化为16位定点数。系统测试使用MNIST数据集和CIFAR-10数据集，实验结果显示，所提出的卷积神经网络FPGA加速具有更快的识别效果，并且该方案在资源和功耗较少的情况下可以提供更好的性能，同时能够高效地利用FPGA上的硬件资源。

关键词：卷积神经网络；现场可编程门阵列；并行加速；高层次综合；定点数量化；

基金资助：山东省自然科学基金资助项目(ZR2016FM18,ZR2017LF004)；山东省高等学校青年创新团队发展计划项目(2019KJN48)